DFG-Projekt - Formale Synthese verteilter Steuerungen
Ziel des Vorhabens ist es, formale Synthesemethoden für verteilte Steuerungen zu erarbeiten und zu implementieren. Dazu werden verteilte Streckenmodelle und lokale Spezifikationen verwendet.
Mittels struktureller Methoden zur Ermittlung von Netzpfaden werden diejenigen Bestandteile des Streckenmodells identifiziert, deren Verhalten für die jeweilige Spezifikation relevant ist. Über den identifizierten Bestandteilen des Streckenmodells werden dann die Synthesemethoden ausgeführt. Für jede Teilsteuerung werden sowohl die Funktionalität zur Beeinflussung der zugehörigen Teilstrecke, als auch die notwendigen Kommunikationsfunktionen zu anderen Teilsteuerungen synthetisiert.
Als Resultat ergibt sich ein System von verteilten, untereinander kommunizierenden Steuerungen. Jede dieser Steuerungen wird in einen Basic Function Block nach IEC 61499 überführt. Unter Nutzung von Entwicklungswerkzeugen, die am Lehrstuhl bereits verfügbar sind, werden die Function Blocks dann auf verteilten Steuerungsystemen, die am Lehrstuhl ebenfalls bereits verfügbar sind, implementiert und an Benchmarks demonstriert.
Ein im Rahmen des Projekts verwendetes Modellierungsbeispiel ist hier beschrieben.
Das Projekt wird durch die DFG (HA 1886/16-1 und 16-2) gefördert.